V zadnjih letih se je s hitrim razvojem računalnikov, digitalnih omrežij in televizijskih tehnologij povpraševanje ljudi po visokokakovostnih televizijskih slikah še naprej povečevalo, radijska in televizijska industrija v moji državi pa je doživela hiter razvoj in hiter razvoj. Satelitska radiodifuzija digitalne televizije, ki se je začela pred štirimi leti, je zdaj dosegla precejšen obseg. Digitalno snemanje videa, digitalni posebni učinki, nelinearni sistemi za urejanje, virtualni studii, vozila za digitalno oddajanje, omrežni trdi diski in robotski sistemi za digitalno predvajanje so vstopili v CCTV ter pokrajinske in občinske TV postaje. Standardna digitalna TV visoke ločljivosti SDTV/HDTV je bila uvrščena med pomembne nacionalne projekte znanstvenoraziskovalne industrije, pilotna oddaja pa je bila izvedena na osrednjem radijskem in televizijskem stolpu. Trenutno se intenzivno spodbuja produkcija digitalnih televizijskih programov v moji državi in prizemno oddajanje digitalne televizije, "enajsti petletni načrt" pa bo pripravljalno obdobje za celoten premik digitalne televizije v moji državi in pomembna stopnja prehoda radiodifuznega in televizijskega sistema od analognega do digitalnega.
Ta zasnova je zasnovana tako, da se spopade s tem trendom in zadovolji ogromno povpraševanje trga po večkanalni opremi za optični prenos digitalnih video signalov ASI/SDI. Gre za optično prenosno opremo, ki uporablja tehnologijo multipleksiranja s časovno delitvijo za hkraten prenos dveh digitalnih video signalov ASI/SDI v optičnem vlaknu. Ta zasnova lahko postavi trdne temelje za razvoj hitrejše asinhrone opreme za optični prenos digitalnih signalov v prihodnosti.
1. Načrt izvajanja sistema
Serijski signal ASI/SDI se izenačevalno vezje preoblikuje in pretvori v niz diferencialnih signalov; nato se ura v signalu izvleče skozi vezje za obnovitev ure za uporabo pri naslednjem dekodiranju in sinhronizaciji signala; po prehodu skozi dekodirno vezje se serijski signal za visoke hitrosti pretvori v vzporedni signal za nizke hitrosti, da se pripravi na naslednji postopek električnega multipleksiranja; nazadnje se asinhroni signal sinhronizira z lokalno električno uro multipleksiranja s prilagoditvijo vezja FIFO, s čimer se realizira lokalno električno multipleksiranje; Nato se prek električne/optične pretvorbe optičnega modula prenese na sprejemni konec. Po sprejemu signala sprejemni konec preide skozi vrsto inverznih pretvorniških vezij, da obnovi prvotni serijski signal ASI/SDI, da dokonča celoten postopek prenosa.
Pri tej zasnovi je tehnologija električnega multipleksiranja signalov ASI/SDI ključ do celotne tehnične povezave. Ker je hitrost signala ASI/SDI, potrebna za multipleksiranje moči v projektu, zelo visoka, standardna hitrost doseže 270 Mbit/s in ne gre za homologno multipleksiranje signala, je težko in neekonomično neposredno multipleksirati signal in ga je treba najprej obnoviti. Ura vsakega signala pretvori serijski signal za visoke hitrosti v vzporedni signal z nizko hitrostjo in nato prilagodi urno frekvenco vsakega signala skozi vezje čipa FIFO, da doseže sinhronizacijo z lokalno uro, nato pa dva električna signala multipleksira skozi programabilni čip, nato pa uresničite prenos multipleksa s časovno delitvijo. Šele po tej seriji postopkov obdelave signalov je mogoče na sprejemnem koncu izvesti nemoten proces demultipleksiranja, kar je tudi glavna tehnična točka zasnove.
Poleg tega je problem tudi zaklepanje električnega multipleksiranja. Več je signalnih kanalov, večja je hitrost, težje jo je zakleniti in višje so tehnične zahteve za postavitev tiskane plošče. Ta problem je mogoče zelo dobro rešiti z različnimi načini zdravljenja, kot je razumna namestitev različnih komponent in znanstveno filtriranje nereda.
2. Strojno vezje
Pri tej zasnovi je glavna uporaba najnovejši zmogljiv in stabilen digitalni video čipset podjetja National Semiconductor. Čip za dekodiranje in serijsko/vzporedno pretvorbo je CLC011; kodirni in vzporedni/serijski pretvorbeni čip je CLC020; čip za obnovitev ure je LMH0046; prilagodljivi čip za izenačevanje kablov je CLC014; čip CPLD je LC4256V podjetja LATTICE; čip FIFO je IDT72V2105 podjetja IDT.
Izravnalni del procesa obdelave vezja je prikazan na sliki 2. Iz slike 2 je razvidno, da se enosmerni vhodni ASI/SDI serijski signal po prehodu skozi izravnalno vezje preoblikuje in pretvori v niz diferencialnih signalov, kar je pripravljen za nadaljnji postopek obnovitve ure. Po prehodu izravnalnega vezja se kakovost signala močno izboljša, valovne oblike vhodnega in izhodnega signala pa se primerjajo, kot je prikazano na sliki 3.
Slika 2 Uravnoteženje dela procesa obdelave vezja
Slika 3 Primerjava valovne oblike izravnalnega vezja
Del obnovitvene ure postopka obdelave vezja je prikazan na sliki 4. Iz slike 4 je razvidno, da je način delovanja čipa pravilno nastavljen, lokalno je na voljo 27 -urna ura za uporabo obnovitvenega čipa, uravnoteženo visoko -diferenčni signal za hitrost se vnese v čip, serijski signal pa se obnovi po obdelavi čipa Taktni signal v njem uporablja naslednji dekodirajoči del vezja. Hkrati lahko čip podpira tudi obnovitev ure za signale visoke ločljivosti.
Slika 4 Del obnovitvenega procesa procesa obdelave vezja
Postopek dekodiranja dela vezja je prikazan na sliki 5. Iz slike 5 je razvidno, da se serijska ura in serijski podatki, ki jih obnovi čip za obnovitev ure, vnesejo v dekodirajoči čip, po serijski/vzporedni pretvorbi, 10-bitno vzporedni podatki in 27M vzporedna ura se oddajajo za pripravo ure na naslednje vezje FIFO Prilagodite uporabo. Časovni diagram signalov v vsakem delovnem načinu je prikazan na sliki 6.
Slika 5 Dekodiranje dela procesa obdelave vezja
Slika 6 Časovni diagram signala za vsak način
FIFO del postopka obdelave vezja je prikazan na sliki 7. Med njimi ura za branje uporablja 27M vzporedno uro, ki jo obnovi vezje za kodiranje, ura za pisanje pa uporablja lokalno uro 27M. 10-bitni vzporedni signal, ki prehaja skozi FIFO, se s prilagoditvijo sinhronizira z lokalno uro, da se pripravi na naslednji vhod v CPLD za električno multipleksiranje. Postopek električnega multipleksiranja CPLD je naslednji, med katerimi je 2BP-S postopek multipleksiranja, 2BS-P pa postopek demultipleksiranja.
Slika 7 FIFO del procesa obdelave vezja
SCHEMATIC Arhitektura 2BP-S je
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Signal N_25: std_logic;
Signal N_12: std_logic;
Signal N_13: std_logic;
Signal N_15: std_logic;
Signal N_16: std_logic;
Signal N_17: std_logic;
Signal N_21: std_logic;
Signal N_22: std_logic;
Signal N_23: std_logic;
Signal N_24: std_logic;
Začnite
I30: Zemljevid vrat G_D (CLK => N_25, D => N_13, Q => N_22);
I29: Zemljevid vrat G_D (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT Zemljevid vrat (I => N_22, O => Q0);
I33: G_OUTPUT Zemljevid vrat (I => N_23, O => Q1);
I2: G_INPUT zemljevid vrat (I => CLK, O => N_25);
I7: G_INPUT zemljevid vrat (I => A, O => N_12);
I8: G_INPUT zemljevid vrat (I => LD, O => N_21);
I6: G_INPUT zemljevid vrat (I => B, O => N_15);
I12: G_2OR zemljevid vrat (A => N_17, B => N_24, Y => N_16);
I16: Zemljevid vrat G_2AND1 (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND zemljevid vrat (A => N_21, B => N_12, Y => N_13);
I20: G_2AND zemljevid vrat (A => N_21, B => N_15, Y => N_17);
Konec SHEMATSKI;
SCHEMATIC Arhitektura 2BS-P je
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Signal N_5: std_logic;
Signal N_1: std_logic;
Signal N_3: std_logic;
Signal N_4: std_logic;
Začnite
I8: G_OUTPUT Zemljevid vrat (I => N_4, O => Q0);
I1: G_OUTPUT Zemljevid vrat (I => N_5, O => Q1);
I2: G_INPUT zemljevid vrat (I => CLK, O => N_3);
I3: G_INPUT zemljevid vrat (I => SIN, O => N_1);
I7: Zemljevid vrat G_D (CLK => N_3, D => N_4, Q => N_5);
I4: Zemljevid vrat G_D (CLK => N_3, D => N_1, Q => N_4);
Konec SHEMATSKI;
Kodirajoči del procesa obdelave vezja je prikazan na sliki 8. Po sprejemu podatkov sprejemni optični modul obnovi vzporedne podatke in sinhrono uro skozi program za demultipleksiranje CPLD, nato pa obnovi prvotni hitri serijski signal prek kodirno vezje čipa, ki ga končno odda oddajna naprava, potem ko ga poganja čip gonilnika kabla. Dokončajte celoten postopek prenosa. Med njimi je zaporedje signalov dela vezja za kodiranje prikazano na sliki 9.
Slika 8 Kodni del procesa obdelave vezja
Slika 9 Časovni diagram signala kodirnega vezja
3. sklepne ugotovitve
Zasnova asinhronega optičnega prenosnega stroja za električno multipleksiranje signalov ASI/SDI, ki temelji na CPLD, uporablja najnovejšo tehnologijo električnega multipleksiranja/demultipleksiranja signala ASI/SDI, ki lahko realizira prenos dveh signalov s časovno razdelitvijo, ki nadomešča prejšnje multipleksiranje z delitvijo valov Tehnologija večkanalni asinhroni način prenosa signala, ki temelji na več kanalih, močno prihrani proizvodne stroške in dodatno izboljša tržno konkurenčnost izdelkov.
Naš drugi izdelek:
