V zadnjih letih se digitalni videonadzorni sistemi pogosto uporabljajo na različnih področjih, kot so banke, avtoceste in zgradbe. V digitalnih videonadzornih sistemih je tehnologija OSD (On Screen Display) nepogrešljiv del. OSD uporabnikom ponuja prijazen vmesnik človek-stroj, ki uporabnikom omogoča, da dobijo več dodatnih informacij.
1. Sestava sistema
Sistem, predstavljen v tem članku, je celoten sistem za video nadzor, ki temelji na TI DSP TMS320DM6? 3 in FPGA. Podpira 1 kanal video vhoda in 1 kanal video izhoda ter nudi tudi omrežni vmesnik.
Video vhod realizira TI-jev stroškovno učinkovit video dekoder TVP5150A. TVP5150A lahko realizira zbiranje dveh sestavljenih video vhodov ali enega S-video video signala. Register je konfiguriran prek I2C, izhodni digitalni video signal pa ustreza standardu ITU656.
Digitalni video signal, ki ga je dekodiral TVP5150A, se prenaša na DSP prek video vrat 1 DM6? 3, potrebno obdelavo videa pa izvede DSP, nato pa mrežni vmesnik odda v oddaljeno napravo. Po drugi strani pa po DM6? 3 obdela video podatke, prejete iz omrežja, jih SAA7105 prikaže in izpiše prek video vrat 2 prek FPGA.
Izhodni del je realiziran s SAA7105. SAA7105 je visoko zmogljiv video kodirnik podjetja NXP, ki lahko nudi kompozitni video izhod, VGA video izhod in HDTV visokoločljivostni video signal. Nadzor nad SAA7105 se izvaja tudi prek I2C in sprejema digitalni video signal sestavljenega standarda ITU656.
Del za obdelavo videa sprejme TI-jev DSP TMS320DM6 3 za uresničitev. Glavna frekvenca DM6? 3 lahko doseže 600MHz, na voljo pa sta dva 20-bitna video vrata. Video vrata podpirajo digitalne video vmesnike, kot sta BT.656 in Y / C. DM6? 3 vključuje tudi omrežni MAC za uresničitev omrežnega dostopa.
Hitrost razvoja zmogljivosti strojne opreme je vedno težko zadovoljiti potrebe programske opreme. V vedno bolj zapletenih aplikacijah za obdelavo videoposnetkov je DSP odgovoren za zapletene naloge obdelave videoposnetkov, viri pa postanejo zelo tesni. Zato se pri zasnovi tega sistema FPGA uporablja za zasnovo OSD, kar lahko zmanjša breme DSP.
Del za izvajanje OSD uporablja Xilinxov XC3S250E. XC3S250E je FPGA serije Xilinx SPARTAN-3E z 250,000 logičnimi vrati.
2. Izvajanje OSD
SAA7105 ne more realizirati OSD funkcije, ampak jo uresniči XC3S250E. Glavni krmilni čip DM6? 3 mora FPGA obvestiti samo o vsebini in položaju, ki ga je treba prikazati, FPGA pa opravi določeno delo. Logični blokovni diagram OSD je prikazan kot na sliki 2.
OSD FPGA prejema podatke OSD in navodila za nadzor od DSP DM6 3 prek EMIFA, sprejema video podatke prek video vrat DSP 1, na video podatke nalaga podatke OSD in jih pošilja v video kodirnik SAA7105. Funkcionalni moduli OSD so opisani na naslednji način.
Podatkovna vrata modula za dekodiranje naslova so povezana z nizkimi 32-bitnimi podatki EMIFA DSP DM6 3 in sprejemajo podatke in kontrolne informacije, ki jih pošilja DM6 3. Ti podatki in nadzorne informacije so izvirni 32-bitni podatki, ki jih pošlje DM6 3. Modul za dekodiranje naslova prejete podatke OSD, na primer vsebino OSD, vstavi v notranji FIFO FPGA v 32-bitni obliki podatkov. Nadzorne informacije se v glavnem uporabljajo za nadzor OSD prek nabora kontrolnih registrov.
Na DSP je neposredno povezan tudi modul za video vmesnike. Modul video vmesnika je povezan z video vrati 2 DSP in shranjuje podatke in nadzorne informacije iz video vrat DSP. Te nadzorne informacije se neposredno prenesejo na večkanalni nadzorni modul OSD, nadzorne informacije pa tudi neposredno nadzorujejo video dekoder SAA7105.
Krmilna logika OSD prikaže nadzorne informacije, pridobljene iz skupine nadzornih registrov, v vsak funkcionalni modul OSD, da se izvede nadzor nad OSD. Skupina registrov je v glavnem razdeljena na dva dela: eden je skupina asinhronih registrov, ki na OSD pošilja nadzorne informacije, kot so ponastavitev, omogočanje OSD in širina podatkov; druga je skupina sinhronih registrov, ki v glavnem nadzoruje informacije o položaju OSD.
Modul za dekodiranje OSD izvleče podatke, ki se prikažejo iz FIFO v skladu z nadzornimi informacijami krmilne logike, in jih sinhronizira z modulom OSD CLUT v sinhronizaciji z video podatki. Podatki, pridobljeni iz FIFO, so izvirni 32-bitni podatki DSP, podatki, ki jih zahteva modul OSD CLUT, pa so 8/16-bitni, zato mora modul za razpakiranje OSD 32-bitne podatke razpakirati glede na pogostost video vrata. 32-bitni podatki se prenesejo v modul OSD CLUT s širino 8/16.
Druga funkcija modula FIFO je prenos informacij o statusu FIFO v modul generatorja dogodkov DMA, na primer FIFO poln ali FIFO prazen. Generator dogodkov DMA te dogodke spremlja in če se pojavijo, se pošljejo na DM6? 3 v načinu prekinitve za doseganje pravilnih operacij branja in pisanja v FIFO.
Modul OSD CLUT išče ustrezno vrednost YCbCr za podatke vsake slikovne pike, prejete od modula za razpakiranje OSD, in nadzoruje izhodno zaporedje teh podatkov OSD CLUT. To razmerje pretvorbe posreduje DSP prek 24-bitnih podatkovnih vrat. Podatki modula OSD CLUT se neposredno izpišejo na večkanalni krmilni modul OSD.
Večkanalni nadzorni modul OSD določa izhodne video podatke glede na nadzorni bit Alpha, ki ga prejme od modula OSD CLUT. Če so trenutne informacije OSD, to je kontrolni bit Alpha, veljavne, prikaže podatke OSD v modul za pretvorbo podatkov. V nasprotnem primeru iznesite izvirne video podatke, prejete od modula video vmesnika, da uresničite funkcijo OSD.
Izhodni podatki večkanalnega krmilnika OSD se ne pošljejo neposredno v video dekoder, ampak se prek modula za pretvorbo podatkov v skladu s posebnimi pogoji uporabe izvede potrebna pretvorba podatkovnega formata. Iz časovne razporeditve vmesnika SAA7105 je razvidno, da so, ko je SAA7105 konfiguriran za kompozitni video izhod, zahtevani podatki enojni robni podatki. Trenutno modul za pretvorbo podatkov ne opravi nobenega dela, podatki, ki jih prejme od večkanalnega nadzornega modula OSD, se pošljejo nedotaknjeni. Za SAA7105; če je SAA7105 konfiguriran v načinu izhoda VGA ali HDTV, so potrebni podatki z dvojnim robom. Trenutno modul za pretvorbo podatkov pretvori enojne podatke roba ure, ki jih prejme od krmilnika OSD, v podatke o dvojnem robu ure in jih odda v video dekoder SAA7105.
Vidi se, da je FPGA dokončal celotno delo na zaslonu. Če želite prikazati OSD vsebino, DM6? 3 mora pošiljati navodila za nadzor FPGA prek vrat EMFIA. Ta navodila seveda vključujejo vsebino in informacije o lokaciji OSD.
3. OSD nadzor
Zaslon OSD, ki ga izvaja XC3S250E, prikazuje prikaz na zaslonu na podlagi prejetih informacij o lokaciji OSD in vsebini, brez kakršnih koli omejitev glede vsebine, ki jo prikazuje OSD, kar je zelo prilagodljivo in priročno. V nadaljevanju je za prikaz nadzornega delovanja OSD prikazan prikaz kitajskih znakov OSD.
Če želite pravilno prikazati kitajske znake, morate vhodno interno kodo kitajskih znakov pretvoriti v ustrezno lokacijsko kodo. Za to funkcijo uporabljamo funkcijo Uint32 Code_Converse (nepodpisani znak * CodeNPointer), katere vnos je kazalec, ki kaže na kitajski znak, ki ga je treba pretvoriti. Vrnjena vrednost je lokacijska koda, ki ustreza kitajskemu znaku. Prikaz na zaslonu je realiziran s funkcijo OSDHZ? Isplay:
void OSDHZ_ Display {
Uint8 * pFrame
Uint32 smola
OSDUTIL_Point * loc
Uint32 CodeQ
OSDHZ? Ont * pisava
Uint8 fgBarva
Uint8 bgBarva
}
Med njimi je Uint8 * pFrame medpomnilnik medpomnilnika za izhod na OSD; Uint32 pitch je vrednost slikovnih pik, prikazana v vsaki vrstici; OSDUTIL_Point * loc je položaj prikaza prvega znaka; Uint32 CodeQ je območna koda za prikaz kitajskih črk; OSDHZ? Ont * pisava je pisava, ki se uporablja za prikaz kitajskih znakov; Uint8 fgColor prikazuje barvo ospredja kitajskih znakov; Uint8 bgColor prikazuje barvo ozadja kitajskih znakov.
Če morate torej prikazati kitajske znake, morate le pretvoriti kitajske znake v potrebni kodni sistem in nato pretvorjeno območno kodo izpisati na OSD FPGA. Za prikaz kitajskih znakov je knjižnica kitajskih znakov nujno potrebna.
Naš drugi izdelek:
